等我睡醒(13:36)、

我睡醒了(16:46)、

电阻在电路中常常起到限制电流、分压等作用,因此上拉电阻与下拉电阻的作用也是如此。而且 上拉电阻和下拉电阻二者共同的作用是:避免电压的“悬浮”,造成电路的不稳定。

概念

上拉电阻

1、概念:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平。
2、上拉是对器件注入电流,灌电流。
3、当一个接有上拉电阻的IO端口设置为输入状态时,它的常态为高电平。

下拉电阻

1、 概念:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平。
2、下拉是从器件输出电流,拉电流。
3、当一个接有下拉电阻的IO端口设置为输入状态时,它的常态为低电平。

作用

显而易见,上拉电阻就是通过上接一个电阻,获得来自电源通过电阻的电流,使得输出电流变大,再相同的负载下,负载所得到的电压更大。

同理可得,下拉电阻就是通过下拉一个电阻,将输出的电流分流到一些到地,降低电平。

拉的电流或者电压强弱只是上拉或下拉电阻的阻值不同,没有什么严格区分。

剖析

当IC的I/O端口,节点为高电平时,节点处和GND之间的阻抗很大,可以理解为无穷大,这个时候通过上拉电阻(如4.7K欧,10K欧电阻)接到VCC上,上拉电阻的分压几乎可以忽略不计。

当I/O端口节点需要为低电平时,直接接GND就可以了,这个时候VCC与GND是通过刚才的上拉电阻(如4.7K欧,10K欧电阻)连接的,通过的电流很小,可以忽略不计。

电平值的大小、高低是相对于地电平来说的,因此在看电平值的大小时要参考地的电平值来看。看看那些引脚是否接到地上,与自己是否连接外围器件没有关系,因为其实高电平还是低电平是相对于地平面来说的。

在节点与+5V之间接10K欧或4.7K欧的上拉电阻,能够把这个节点的电位拉上来,往往这个节点要求应用单片机或其它控制器来控制它(及这个节点与I/O连接)为高电平或低电平。

如果单纯的想要使这个节点成为高电平,并且输出阻抗非常大,则直接接电源也无妨,但是如果单片机要使这个节点拉低,即单片机内部使节点接地,这样5V电源和地之间就短路了。

总结

1、提高电压准位

当TTL电路驱动CMOS电路时,如果TTL电路输出的高电平低于CMOS电路的最低高电平,这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值;OC门电路必须加上拉电阻,以提高输出的高电平值。

2、加大输出引脚的驱动能力

有的单片机引脚上也常使用上拉电阻。

3、N/A引脚(没有连接的引脚)防静电、防干扰;

在CMOS芯片上,为了防止静电造成损坏,不用的引脚不能悬空,一般接上拉电阻降低输入阻抗,提供泄荷通路。同时引脚悬空就比较容易接收外界的电磁干扰。

4、电阻匹配

抑制反射波干扰,长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻使电阻匹配,能有效的抑制反射波干扰。

5、预设空间状态/默认电位

在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时,这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的状态是由上下拉电阻获得的。

6、提高芯片输入信号的噪声容限

输入端如果是高阻状态,或高阻抗输入端处于悬空状态,此时需要加上拉或下拉电阻,以免受到随机电平的影响,进而影响电路工作。同样,如果输出端处于被动状态,需要加上拉或下拉电阻,如输出端仅仅是一个三极管的集电极,从而提高芯片输入信号的噪声容限,增强抗干扰能力。

另外,在晶体三极管的基极端,上拉电阻和下拉电阻也起着至关重要的作用。在三极管的电路应用中,串接在基极上的电阻起限制基级电流的作用,如下图中的R3所示。

后面应该是还有一个下拉电阻三极管的图,可是我不想画了,好累!

看完以后是不是觉得,Bobi我自带狗屁不通文章生成器功能



公交车司机终于在众人的指责中将座位让给了老太太